EP610DI-25 vs EP610DI-30N موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP610DI-25 بذریعہ Intel اور EP610DI-30N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP610DI-25 | EP610DI-30N |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Part Family | Classic EPLD | — |
| Macrocells | 16 | 16 |
| Propagation Delay (tPD) | 25 ns | 30 ns |
| Maximum Pipelined Clock Frequency | 100 MHz (max fCNT, per family datasheet) | — |
| I/O Pins | 16 (bidirectional) | — |
| Dedicated Inputs | 4 | — |
| Total User I/O | 20 | — |
| Technology | CMOS EPROM (UV-erasable) | — |
| Supply Voltage (VCC) | 5 V nominal | 5 V ±5% |
| Package Type | Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 | — |
| پن کی تعداد | 24 | 24 |
| ماؤنٹنگ ٹائپ | Through-Hole (DIP) | Through-hole (DIP) |
| آپریٹنگ درجہ حرارت | Industrial (per "I" suffix) | -40°C to +85°C (industrial) |
| Speed Grade Suffix | 25 = 25 ns | — |
| Compliance | RoHS status unknown (legacy 1990s part) | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Family | — | Altera Classic EP610 |
| Usable Gates | — | 300 |
| Maximum Frequency | — | 33.3 MHz (system); 100 MHz (pipelined) |
| پیکیج | — | CDIP-24 (Ceramic DIP, windowed) |
| Process Technology | — | CMOS |
| Programming Method | — | UV-erasable (windowed ceramic) |
| MSL لیول | — | [DATA_NEEDED: MSL level] |
| RoHS اسٹیٹس | — | [DATA_NEEDED: RoHS status] |