EP610ILC-10 vs EP610DC-30 तुलना
विस्तृत दोनों ओर की तुलना EP610ILC-10 द्वारा Altera और EP610DC-30 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610ILC-10 | EP610DC-30 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | NRND |
| Device Family | Classic EPLD | — |
| Product Type | UV-Erasable / OTP PLD | Classic EPLD (Erasable Programmable Logic Device) |
| Architecture | PAL-type with macrocells | — |
| Macrocells | 16 | 16 |
| Usable Gates | 300 | 300 |
| Product Terms | 160 | — |
| I/O Pins | 16 | 16 (with output enable) |
| Dedicated Inputs | 4 | 16 |
| सप्लाई वोल्टेज | 5 V (single supply) | — |
| Pin-to-Pin Delay (tPD) | 10 ns (grade -10) | — |
| Counter Frequency (fCNT) | 100 MHz | — |
| Logic Family Compatibility | TTL (5 V CMOS/TTL-compatible I/O) | — |
| पैकेज | PLCC-28 (plastic J-lead chip carrier) | 24-pin CERDIP (windowed) |
| माउंटिंग प्रकार | Surface Mount (PLCC socket or solder) | Through-Hole |
| ऑपरेटिंग तापमान | [DATA_NEEDED: operating temperature range] | Commercial (0C to +70C) |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance] | — |
| Family | — | EP610 (Classic Device Family) |
| Logic Expanders | — | 4 (4 product terms per macrocell) |
| Maximum Pipelined Clock Frequency | — | 100 MHz |
| Propagation Delay (tPD) | — | 30 ns |
| Speed Grade | — | -30 (30 ns tPD) |
| Technology | — | CMOS EPROM |
| Programmability | — | UV-erasable, windowed EPROM |
| Security Bit | — | Yes (protects design after programming) |
| Output Modes | — | Registered and Combinatorial |