EP910DC-30 vs EP910DM-40 तुलना
विस्तृत दोनों ओर की तुलना EP910DC-30 द्वारा Intel और EP910DM-40 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP910DC-30 | EP910DM-40 |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | Classic EPLD (EP910 series) | Altera Classic EP910 |
| Architecture | PAL-type AND-OR sum-of-products, CMOS | PAL-type AND/OR with global programmable interconnect bus |
| Gate Count | 900 usable gates | — |
| Macrocells | 24 | 24 |
| Propagation Delay (tPD) | 30 ns (max) | 40 ns |
| Clock Frequency (fCNT) | 33.3 MHz | — |
| Dedicated Inputs | 36 | 36 |
| Outputs (Macrocells) | 24 | — |
| External Clock Pins | 2 (CLK1, CLK2) | — |
| सप्लाई वोल्टेज | 5 V | 5 V |
| Process Technology | CMOS | CMOS |
| Programming Method | UV-Erasable / OTP | — |
| पैकेज | DIP-40 (through-hole, 600 mil) | 40-pin Ceramic DIP (Cerdip) with UV window |
| ऑपरेटिंग तापमान | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature range] |
| माउंटिंग प्रकार | Through-Hole | Through-Hole (DIP) |
| Product Type | — | UV Erasable Programmable Logic Device (EPLD) |
| Dedicated Outputs | — | 24 |
| Bidirectional I/O Lines | — | 24 |
| Product Terms | — | 240 |
| External Clocks | — | 2 |
| RoHS स्थिति | — | [DATA_NEEDED: RoHS compliance status] |
| Programming Interface | — | JEDEC-standard fuse-map / UV erasure |