EPC2LC20ES vs EPC2LC20 तुलना

विस्तृत दोनों ओर की तुलना EPC2LC20ES द्वारा Intel और EPC2LC20 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

Intel
EPC2LC20ES EPC2LC20ES - 1.6Mb ISP Config PROM for FPGAs | Intel / Altera

EPC2LC20ES - 1.6Mb ISP Config PROM for FPGAs | Intel / Altera

EPC2LC20ES ✓ सक्रिय

विशेषता तुलना

पैरामीटर EPC2LC20ES EPC2LC20
ब्रांड Intel Altera
श्रेणी Memory ICs Memory ICs
लाइफसाइकिल स्थिति सक्रिय NRND
यूनिट मूल्य (USD) — $7.20
मेमोरी प्रकार Configuration PROM (Non-volatile) Non-volatile configuration PROM
मेमोरी आकार 1.6 Mbit 1.6 Mbit
Target Device SRAM-based FPGAs and LUT devices —
इंटरफ़ेस Serial (DCLK/DATA) with JTAG ISP —
Operating Voltage 3.3 V and 5.0 V tolerant —
JTAG Standard IEEE Std. 1149.1 compliant —
In-System Programmability Yes (via built-in JTAG) —
Boundary-Scan Test (BST) Built-in, IEEE 1149.1 compliant —
Configuration Modes Serial and parallel supported —
पैकेज 20-PLCC (J-lead, 9x9 mm) 20-pin PLCC (J-lead, 9x9 mm)
माउंटिंग प्रकार Surface Mount / Through-Hole (PLCC socket) Surface Mount
पिन काउंट 20 —
ऑपरेटिंग तापमान [DATA_NEEDED: operating temperature range] -40C to +85C (industrial) [DATA_NEEDED: exact grade from datasheet]
RoHS स्थिति Compliant (ES suffix denotes lead-free industrial) Non-Compliant (original Altera Pb-containing part)
Programming Interface JTAG (4-wire: TDI/TDO/TMS/TCK) IEEE 1149.1 (JTAG) ISP, 5.0-V and 3.3-V tolerant
Manufacturer Intel (formerly Altera) —
Configuration Interface — Serial (x1) to FPGA via DCLK/nCONFIG/nSTATUS/CONF_DONE
Supply Voltage VCC — 3.0 V to 3.6 V (3.3-V operation)
ISP Voltage Range — 5.0 V or 3.3 V
Supported FPGA Families — ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, MAX 9000
Cascade Support — Yes - daisy-chain multiple EPC2 devices via JTAG for larger bitstreams
Lead-Free Version — EPC2LC20N available as lead-free equivalent
Programming Support — Altera Programming Unit (APU), Quartus II, JTAG programmer
Boundary-Scan — IEEE 1149.1 compliant, 8-bit or 16-bit JTAG

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध