EPM3512AFC256-10N vs EPM3512AFC256-18 तुलना
विस्तृत दोनों ओर की तुलना EPM3512AFC256-10N द्वारा Altera और EPM3512AFC256-18 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Altera
EPM3512AFC256-18 - MAX 3000A CPLD, 512 Macrocells, BGA-256 | Altera
EPM3512AFC256-18 Obsoleteविशेषता तुलना
| पैरामीटर | EPM3512AFC256-10N | EPM3512AFC256-18 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| Usable Gates | 10000 | — |
| User I/O Pins | 208 | — |
| Logic Array Blocks (LABs) | [DATA_NEEDED: number of LABs] | 16 |
| Operating Frequency (fMAX) | [DATA_NEEDED: fMAX MHz] | — |
| Pin-to-Pin Delay (tPD) | 10 ns | — |
| Setup Time (tSU) | 4.5 ns | — |
| VCCINT (Core Supply) | 3.3 V | 3.0 V to 3.6 V (3.3 V typical) |
| VCCIO (I/O Supply) | 3.3 V or 2.5 V | 2.5 V or 3.3 V (MultiVolt) |
| Technology | CMOS EEPROM-based, non-volatile | — |
| Operating Temperature (Commercial) | 0 C to +70 C | — |
| पैकेज | 256-ball FBGA (17 mm x 17 mm) | 256-ball FineLine BGA (FCBGA) |
| ISP Interface | IEEE Std. 1149.1 JTAG, IEEE Std. 1532 | — |
| माउंटिंग प्रकार | Surface Mount (BGA) | Surface Mount |
| MSL स्तर | [DATA_NEEDED: MSL rating] | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: not specified in retrieved data] |
| Maximum User I/O Pins | — | 212 |
| Pin-to-Pin Delay (tPD1) | — | 18 ns |
| Global Clock Networks | — | 4 |
| ऑपरेटिंग तापमान | — | [DATA_NEEDED: industrial/commercial grade] |
| Programming Technology | — | EEPROM (non-volatile) |
| In-System Programming | — | IEEE Std. 1532 / JTAG (IEEE Std. 1149.1) |
| Ball Pitch | — | 1.0 mm |