EPM3512AFC256-10N vs EPM3512AFC256-18 So sánh
So sánh chi tiết song song của EPM3512AFC256-10N bằng Altera và EPM3512AFC256-18 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM3512AFC256-18 - MAX 3000A CPLD, 512 Macrocells, BGA-256 | Altera
EPM3512AFC256-18 ObsoleteSo sánh thông số kỹ thuật
| Tham số | EPM3512AFC256-10N | EPM3512AFC256-18 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| Usable Gates | 10000 | — |
| User I/O Pins | 208 | — |
| Logic Array Blocks (LABs) | [DATA_NEEDED: number of LABs] | 16 |
| Operating Frequency (fMAX) | [DATA_NEEDED: fMAX MHz] | — |
| Pin-to-Pin Delay (tPD) | 10 ns | — |
| Setup Time (tSU) | 4.5 ns | — |
| VCCINT (Core Supply) | 3.3 V | 3.0 V to 3.6 V (3.3 V typical) |
| VCCIO (I/O Supply) | 3.3 V or 2.5 V | 2.5 V or 3.3 V (MultiVolt) |
| Technology | CMOS EEPROM-based, non-volatile | — |
| Operating Temperature (Commercial) | 0 C to +70 C | — |
| Hộp | 256-ball FBGA (17 mm x 17 mm) | 256-ball FineLine BGA (FCBGA) |
| ISP Interface | IEEE Std. 1149.1 JTAG, IEEE Std. 1532 | — |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount |
| Cấp MSL | [DATA_NEEDED: MSL rating] | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: not specified in retrieved data] |
| Maximum User I/O Pins | — | 212 |
| Pin-to-Pin Delay (tPD1) | — | 18 ns |
| Global Clock Networks | — | 4 |
| Nhiệt độ hoạt động | — | [DATA_NEEDED: industrial/commercial grade] |
| Programming Technology | — | EEPROM (non-volatile) |
| In-System Programming | — | IEEE Std. 1532 / JTAG (IEEE Std. 1149.1) |
| Ball Pitch | — | 1.0 mm |