EPM5032JC25 vs EPM5032DC-25 तुलना

विस्तृत दोनों ओर की तुलना EPM5032JC25 द्वारा Altera और EPM5032DC-25 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM5032JC25 EPM5032DC-25
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete NRND
Family MAX 5000 —
Device EPM5032 —
Logic Elements 32 macrocells —
Propagation Delay (tPD) 25 ns —
Maximum Internal Frequency 62.5 MHz —
Product Terms 320 —
Flip-Flops 32 —
Dedicated Inputs 7 —
Bidirectional I/O Pins 16 —
Total Inputs to Array 24 —
आउटपुट की संख्या 16 —
Architecture PAL-type macrocells with global Programmable Interconnect Array (PIA) PAL-Type, Single-LAB, 32-Macrocell
Technology CMOS EPROM, UV-erasable (windowed) / OTP —
सप्लाई वोल्टेज 5 V (TTL-level I/O) —
पैकेज 28-pin PLCC (JC) CDIP-28 (Windowed Ceramic DIP-28)
माउंटिंग प्रकार Surface Mount —
RoHS स्थिति [DATA_NEEDED: RoHS status] Lead Free / RoHS Compliant (per distributor listings)
Manufacturer — Altera (Intel Programmable Solutions Group)
Product Family — MAX 5000
Device Type — UV Erasable Programmable Logic Device (EPLD)
Macrocells — 32
Pin-to-Pin Propagation Delay (tPD) — 25 ns
Maximum Counter Frequency (fCNT) — [DATA_NEEDED: maximum counter frequency]
Setup Time (tSU) — [DATA_NEEDED: setup time]
Number of Dedicated Inputs — 32 (in DIP-28 pinout)
Number of I/O Pins — 22 (in DIP-28 pinout, 4 used as dedicated inputs)
Process Technology — CMOS, EPROM (UV-Erasable)
Output Structure — Programmable I/O with output enable
Flip-Flop Configuration — D, T, JK, or SR (programmable)
ऑपरेटिंग तापमान — [DATA_NEEDED: operating temperature range]
Programming Method — UV erase + Altera/Intel MAX+PLUS II programmer
Erasure Method — UV light through ceramic window

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध