EPM5192AJI84-15 vs EPM5192ALC84-15 तुलना

विस्तृत दोनों ओर की तुलना EPM5192AJI84-15 द्वारा Altera और EPM5192ALC84-15 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM5192AJI84-15 EPM5192ALC84-15
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Device Family MAX 5000 EPLD MAX 5000 (EPM5192)
Product Type UV-Erasable / OTP Complex PLD —
Macrocells 192 192
Logic Array Blocks (LABs) 16 —
User I/O Pins 84 64
Propagation Delay (tPD) 15 ns 15 ns
Supply Voltage (VCC) 4.5 V to 5.5 V (nominal 5 V) 4.75 V to 5.25 V (nominal 5 V)
Process Technology CMOS EPROM (UV-erasable) CMOS (EPROM-based)
Package Type 84-pin JLCC (J-Leaded Ceramic Chip Carrier) with quartz window —
माउंटिंग प्रकार Through-Hole (SMD socket-compatible) —
ऑपरेटिंग तापमान -40 °C to +85 °C (Industrial, 'I' suffix) —
Programming Method UV erase + EPROM program via standard Altera programmer —
Design Tool Support MAX+PLUS II (legacy); not supported by modern Quartus Prime —
RoHS स्थिति unknown —
Lead-Free unknown —
हैलोजन फ्री unknown —
Functional Equivalent (Plastic OTP) EPM5192AJC84-15 (windowless plastic JLCC, same die) —
Device Type — CPLD / UV-Erasable / OTP Complex PLD
Dedicated Inputs — 7
Propagation Delay (Industry Variant) — 25 ns (per MicrochipUSA listing)
Programmability — UV-erasable window / OTP
पैकेज — 84-pin PLCC (QCCJ, J-bend ceramic)
Operating Temperature Grade — Commercial
Terminal Form — J-BEND
Package Code — QCCJ
Package Shape — SQUARE
Architecture — Programmable Logic Array + Macrocell Registers + PIA interconnect

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध