EPM5192JC-1 vs EPM5192JC68 तुलना
विस्तृत दोनों ओर की तुलना EPM5192JC-1 द्वारा Altera और EPM5192JC68 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM5192JC-1 | EPM5192JC68 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | NRND |
| Family | MAX 5000 | — |
| Device Type | CPLD - Complex Programmable Logic Device | — |
| Technology | CMOS, UV-Erasable / OTP | — |
| Macrocells | 192 | — |
| Usable Gates | 3750 | — |
| Propagation Delay (tPD) | 40 ns (speed grade -1) | — |
| Maximum Internal Frequency (fMAX) | 62.5 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| User I/O Pins | 84 | 76 |
| Package Type | 84-pin Ceramic Quad Flat Pack (CQFP), windowed | PLCC-68 (J-Lead) |
| JEDEC Package Code | S-CQCC-J84 | — |
| ऑपरेटिंग तापमान | 0 C to +70 C (commercial) | 0C to 70C (commercial, JC suffix) |
| Configuration Memory | UV-EPROM (erasable under UV lamp) | UV-Erasable EPROM |
| Programming Interface | Altera MAX programming interface (parallel, pre-JTAG for this family) | — |
| Process | CMOS EPROM | — |
| I/O Standard | TTL/CMOS 5 V compatible | — |
| Device Family | — | MAX 5000 |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Logic Elements / Macrocells | — | 192 macrocells |
| पिन की संख्या | — | 68 |
| सप्लाई वोल्टेज | — | [DATA_NEEDED: VCC] |
| Pin-to-Pin Delay (tPD) | — | [DATA_NEEDED: tPD] |
| Maximum Frequency (fMAX) | — | [DATA_NEEDED: fMAX] |
| Programmable Interconnect | — | Programmable Logic Array + Macrocells |
| Dedicated Inputs | — | 12 |
| Clock Pins | — | 4 dedicated |
| माउंटिंग प्रकार | — | Surface Mount (PLCC socket compatible) |
| RoHS स्थिति | — | [DATA_NEEDED: RoHS compliance] |
| Programming Tool | — | MAX+PLUS II (legacy) |