EPM9320ARI208-10N vs EPM9320ARC208-10 तुलना
विस्तृत दोनों ओर की तुलना EPM9320ARI208-10N द्वारा Altera और EPM9320ARC208-10 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Altera
EPM9320ARI208-10N - MAX 9000 CPLD, 320 Macrocells, 208-RQFP | Altera
EPM9320ARI208-10N Obsolete
विशेषता तुलना
| पैरामीटर | EPM9320ARI208-10N | EPM9320ARC208-10 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | अंतिम बार खरीदें |
| Family | MAX 9000 | — |
| Product Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Usable Gates | 6,000 | 6,000 |
| Macrocells | 320 | 320 |
| Logic Array Blocks (LABs) | 20 | — |
| Maximum Operating Frequency | 144.9 MHz | — |
| Propagation Delay (tPD) | 10 ns (speed grade -10) | — |
| सप्लाई वोल्टेज | 4.5 V to 5.5 V | 5.0 V |
| ऑपरेटिंग तापमान | -40 C to +85 C (industrial) | [DATA_NEEDED: operating temperature range] |
| पैकेज | 208-pin RQFP (S-PQFP-G208) | RQFP-208 (Power Quad Flat Pack) |
| माउंटिंग प्रकार | Surface Mount | Surface Mount |
| Process Technology | CMOS EEPROM | — |
| Programmability | In-system (ISP) via IEEE 1149.1 JTAG | EEPROM, in-system programmable via JTAG |
| Global Dedicated Inputs | 16 | — |
| Architecture | Multiple Array MatriX (MAX) third-generation | — |
| RoHS स्थिति | unknown | [DATA_NEEDED: RoHS compliance status] |
| Device Family | — | MAX 9000 |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Maximum Frequency | — | 144.9 MHz |
| Logic Blocks (LABs) | — | 16 |
| JTAG Support | — | IEEE Std. 1149.1 compliant |
| Speed/Power Optimization | — | Per-macrocell programmable, 50% power mode available |