EPM9560RC240-20N vs EPM9560RC240-15N तुलना

विस्तृत दोनों ओर की तुलना EPM9560RC240-20N द्वारा Altera और EPM9560RC240-15N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM9560RC240-20N EPM9560RC240-15N
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete NRND
Device Family MAX 9000 (EPM9560) —
Logic Type Complex Programmable Logic Device (CPLD) —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 35 35
Maximum User I/O Pins 216 216
Pin-to-Pin Propagation Delay (tPD1) 20 ns —
Internal Counter Frequency (fCNT) 144 MHz 145 MHz
Flip-Flop Setup Time (tSU) 3.0 ns —
सप्लाई वोल्टेज 5.0 V 5.0 V
Configuration Technology EEPROM (in-system programmable) —
पैकेज 240-pin RQFP (PowerQuad Flat Pack) RQFP-240 (240-pin Plastic Quad Flat Pack)
ऑपरेटिंग तापमान 0 C to +70 C (commercial) 0C to +70C (Commercial)
माउंटिंग प्रकार Surface Mount Surface Mount
Speed Grade -20 (20 ns) —
RoHS स्थिति [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance - older Altera RQFP part]
Lead-Free Status [DATA_NEEDED: lead-free status] —
Series — MAX 9000
Family — MAX 9000 (third-generation Multiple Array MatriX)
Pin-to-Pin Propagation Delay (tPD) — 15 ns
Global Setup Time (tFSU) — [DATA_NEEDED: tFSU for -15 grade]
Clock-to-Output Time (tFCO) — [DATA_NEEDED: tFCO for -15 grade]
Logic Family — CMOS (EEPROM-based)
Programmability — In-system programmable (IEEE 1532/JTAG)
Boundary-Scan Test — JTAG (IEEE 1149.1)

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध