EPM51929C vs EPM5192-1LC 比較

詳細な並列比較: EPM51929C メーカー: Intel および EPM5192-1LC メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM51929C EPM5192-1LC
ブランド Intel Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $9.40 $19.40
Device Family MAX 5000 —
Device Type EPLD (Erasable Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Architecture Multi-array matrix (PAL-based macrocells) —
Logic Density [DATA_NEEDED: usable gates] —
Number of Macrocells [DATA_NEEDED: macrocell count] —
ピン数 [DATA_NEEDED: pin count] —
Package Type [DATA_NEEDED: package suffix - C denotes commercial temperature grade] —
Technology CMOS EPROM —
Programmability UV-erasable, JEDEC fuse map —
動作温度 Commercial (0C to +70C) 0C to +70C (commercial)
電源電圧 [DATA_NEEDED: VCC range] 5 V
Propagation Delay [DATA_NEEDED: tpd specification] —
Maximum Toggle Frequency [DATA_NEEDED: fmax] —
実装タイプ Surface Mount or Through-Hole (package dependent) Surface Mount
RoHS ステータス unknown Non-compliant (ceramic windowless package, lead-bearing termination)
Lead-Free unknown —
MSLレベル [DATA_NEEDED] —
Family — MAX 5000
Usable Gates — 3,750
Macrocells — 192
Logic Array Blocks (LABs) — 4
User I/O Pins — 64
Maximum Operating Frequency — 62.5 MHz
Propagation Delay (tpd) — [DATA_NEEDED: -1 speed grade tpd in ns]
Process Technology — UV EPROM, erasable windowless
Programmable Interconnect — PIA (Programmable Interconnect Array)
JTAG Boundary Scan — IEEE 1149.1 compliant
パッケージ — 64-pin Ceramic J-Lead Chip Carrier (LC)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼