EPM9400LC84-15 vs EPM9320LC84-15 比較

詳細な並列比較: EPM9400LC84-15 メーカー: Altera および EPM9320LC84-15 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM9400LC84-15 EPM9320LC84-15
ブランド Altera Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $23.10 $17.95
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 8,000 6,000
Macro Cells 400 —
Logic Array Blocks 25 —
Maximum User I/Os 59 —
Maximum Operating Frequency 117.6 MHz —
Speed Grade -15 (15 ns pin-to-pin delay) —
Core Supply Voltage (VCCINT) 5.0 V —
Input Logic Compatibility TTL, 3.3 V and 5.0 V tolerant —
Configuration Memory EEPROM (non-volatile, in-system programmable) —
JTAG Interface IEEE Std. 1149.1 compliant (ISP) IEEE Std. 1149.1 boundary-scan compliant
パッケージ 84-pin PLCC 84-pin PLCC (Plastic Leaded Chip Carrier)
実装タイプ Surface Mount Surface Mount
動作温度 0C to +70C (Commercial) -40C to +85C (commercial) [DATA_NEEDED: exact grade]
Minimum VCCINT 4.75 V —
Programming Method In-System Programmable via JTAG —
RoHS ステータス [DATA_NEEDED: RoHS status] [DATA_NEEDED: confirm from manufacturer]
Series — EPM9320
Macrocells — 320
Logic Array Blocks (LABs) — 20
Propagation Delay (tPD) — 15 ns (max)
最大クロック周波数 — 117.6 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V (5.0 V nominal)
Programmability — 5.0 V in-system programmable (ISP) via JTAG
Technology — CMOS EEPROM-based, third-generation Multiple Array MatriX (MAX)
Built-in Pull-up Resistors — Yes, on every I/O pin
Architecture Feature — Pin-locking across design iterations

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼