EP1810LC-30 vs EP1810LC-25 Сравнение

Подробное сравнение бок о бок EP1810LC-30 от Altera и EP1810LC-25 от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EP1810LC-30 EP1810LC-25
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $9,95 $8,40
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera Classic EPLD —
Macrocells 48 48
Flip-Flops 48 (one per macrocell) —
Speed Grade (tPD) 30 ns —
Напряжение питания 5 V (typical) —
Technology CMOS, low-power (LC) CMOS EPLD (erasable programmable logic device)
Корпус JLCC-68 (68-pin J-Lead ceramic chip carrier) 68-pin JLCC (J-leaded ceramic chip carrier)
Programming Device programmer or JTAG —
Рабочая температура [DATA_NEEDED: temperature grade] [DATA_NEEDED: temperature grade for LC package]
Standby Current [DATA_NEEDED: ICC standby] —
Количество выводов 68 —
Number of I/O Pins [DATA_NEEDED: I/O count] —
Logic Blocks 48 macrocells —
Статус RoHS unknown (legacy ceramic package) [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet]
Product Family — Altera Classic EPLD
Part Number — EP1810LC-25
Propagation Delay (tPD) — 25 ns
Dedicated Inputs — 12
I/O Pins — 48
External Clock Inputs — 4
Supply Voltage (VCC) — 5 V (TTL-compatible)
Operating Mode — Turbo-only (no slow-power mode)
Package Code — LC = 68-pin JLCC
Тип монтажа — Surface Mount
Programmable Interconnect — Global + Local buses
Programming Method — Altera Classic programmer + MAX+PLUS II legacy flow
Статус жизненного цикла — Obsolete (legacy Altera Classic family)

Даташиты & ресурсы

Все товары Создать BOM Запросить цену