EP1810LC-25 vs EP1810LC-25T موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810LC-25 بذریعہ Altera اور EP1810LC-25T بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810LC-25 | EP1810LC-25T |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Product Family | Altera Classic EPLD | — |
| Part Number | EP1810LC-25 | — |
| Macrocells | 48 | 48 (4 quadrants x 12 macrocells) |
| Propagation Delay (tPD) | 25 ns | 25 ns |
| Dedicated Inputs | 12 | 16 |
| I/O Pins | 48 | — |
| External Clock Inputs | 4 | — |
| Supply Voltage (VCC) | 5 V (TTL-compatible) | 5 V nominal |
| Operating Mode | Turbo-only (no slow-power mode) | — |
| پیکیج | 68-pin JLCC (J-leaded ceramic chip carrier) | 28-pin J-lead PLCC (Plastic Leaded Chip Carrier) |
| Package Code | LC = 68-pin JLCC | — |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| Technology | CMOS EPLD (erasable programmable logic device) | CMOS, UV-erasable / OTP |
| Programmable Interconnect | Global + Local buses | — |
| Programming Method | Altera Classic programmer + MAX+PLUS II legacy flow | — |
| لائف سائیکل کی حالت | Obsolete (legacy Altera Classic family) | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] | [DATA_NEEDED: RoHS status - confirm with manufacturer] |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: temperature grade for LC package] | 0 °C to +70 °C (commercial) |
| Family | — | Altera Classic EP1810 |
| Device Type | — | EPLD (Erasable/OTP Complex PLD) |
| Usable Gates | — | Approx. 900 |
| Bidirectional I/O Pins | — | 48 |
| External Clocks | — | 4 |
| I/O Standard | — | TTL-compatible 5 V |
| Programming Tool | — | Altera MAX+PLUS II / Quartus Classic |