EP1810LC-25 vs EP1810LI-35 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP1810LC-25 بذریعہ Altera اور EP1810LI-35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP1810LC-25 EP1810LI-35
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Product Family Altera Classic EPLD —
Part Number EP1810LC-25 —
Macrocells 48 48
Propagation Delay (tPD) 25 ns 35 ns
Dedicated Inputs 12 —
I/O Pins 48 —
External Clock Inputs 4 —
Supply Voltage (VCC) 5 V (TTL-compatible) —
Operating Mode Turbo-only (no slow-power mode) —
پیکیج 68-pin JLCC (J-leaded ceramic chip carrier) 68-pin PLCC (J-Lead, plastic)
Package Code LC = 68-pin JLCC —
ماؤنٹنگ ٹائپ Surface Mount Surface Mount (PLCC socket compatible)
Technology CMOS EPLD (erasable programmable logic device) CMOS, UV-erasable EPROM configuration cell
Programmable Interconnect Global + Local buses —
Programming Method Altera Classic programmer + MAX+PLUS II legacy flow —
لائف سائیکل کی حالت Obsolete (legacy Altera Classic family) —
RoHS اسٹیٹس [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] [DATA_NEEDED: RoHS compliance status]
آپریٹنگ درجہ حرارت [DATA_NEEDED: temperature grade for LC package] -40 C to +85 C (industrial, 'I' suffix)
Manufacturer — Rochester Electronics, LLC (original Altera design)
Part Family — Altera Classic EPLD
Device Type — Erasable Programmable Logic Device (EPLD)
Speed Grade — 35 (slowest in EP1810L family)
Pin/Package Code — PLCC-68 / PQCC68
سپلائی وولٹیج — 5 V (TTL-compatible I/O)
JTAG Boundary Scan — IEEE 1149.1 compliant
Logic Elements — Logic Array Blocks (LABs) connected via Programmable Interconnect Array (PIA)
Lead-Free — [DATA_NEEDED: lead-free status]
MSL لیول — [DATA_NEEDED: MSL rating]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں