EP1810LC-45 vs EP1810LI-35 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP1810LC-45 بذریعہ Rochester Electronics اور EP1810LI-35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP1810LC-45 EP1810LI-35
برانڈ Rochester Electronics Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family Altera Classic EPLD —
Device Type EPLD (Erasable Programmable Logic Device) Erasable Programmable Logic Device (EPLD)
Usable Gates 900 —
Macro Cells 48 —
Maximum Inputs 64 —
Maximum Outputs 48 —
Logic Array Blocks 4 —
Propagation Delay (tpd) 45 ns —
Maximum Operating Frequency 22.2 MHz —
Supply Voltage (Vcc) 5 V (±5%) —
Process Technology 5 V CMOS EPROM —
پیکیج 68-pin PLCC (J-lead) 68-pin PLCC (J-Lead, plastic)
آپریٹنگ درجہ حرارت 0 °C to +70 °C (commercial) -40 C to +85 C (industrial, 'I' suffix)
ماؤنٹنگ ٹائپ Surface Mount (PLCC socket compatible) Surface Mount (PLCC socket compatible)
RoHS اسٹیٹس [DATA_NEEDED: RoHS status of Rochester-sourced part] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free finish] [DATA_NEEDED: lead-free status]
Manufacturer — Rochester Electronics, LLC (original Altera design)
Part Family — Altera Classic EPLD
Macrocells — 48
Propagation Delay (tPD) — 35 ns
Speed Grade — 35 (slowest in EP1810L family)
Pin/Package Code — PLCC-68 / PQCC68
Technology — CMOS, UV-erasable EPROM configuration cell
سپلائی وولٹیج — 5 V (TTL-compatible I/O)
JTAG Boundary Scan — IEEE 1149.1 compliant
Logic Elements — Logic Array Blocks (LABs) connected via Programmable Interconnect Array (PIA)
MSL لیول — [DATA_NEEDED: MSL rating]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں