EP1810LC-45 vs EP1810LI-35 So sánh

So sánh chi tiết song song của EP1810LC-45 bằng Rochester Electronics và EP1810LI-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1810LC-45 EP1810LI-35
Thương hiệu Rochester Electronics Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family Altera Classic EPLD —
Device Type EPLD (Erasable Programmable Logic Device) Erasable Programmable Logic Device (EPLD)
Usable Gates 900 —
Macro Cells 48 —
Maximum Inputs 64 —
Maximum Outputs 48 —
Logic Array Blocks 4 —
Propagation Delay (tpd) 45 ns —
Maximum Operating Frequency 22.2 MHz —
Supply Voltage (Vcc) 5 V (±5%) —
Process Technology 5 V CMOS EPROM —
Hộp 68-pin PLCC (J-lead) 68-pin PLCC (J-Lead, plastic)
Nhiệt độ hoạt động 0 °C to +70 °C (commercial) -40 C to +85 C (industrial, 'I' suffix)
Kiểu lắp đặt Surface Mount (PLCC socket compatible) Surface Mount (PLCC socket compatible)
Trạng thái RoHS [DATA_NEEDED: RoHS status of Rochester-sourced part] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free finish] [DATA_NEEDED: lead-free status]
Manufacturer — Rochester Electronics, LLC (original Altera design)
Part Family — Altera Classic EPLD
Macrocells — 48
Propagation Delay (tPD) — 35 ns
Speed Grade — 35 (slowest in EP1810L family)
Pin/Package Code — PLCC-68 / PQCC68
Technology — CMOS, UV-erasable EPROM configuration cell
Điện áp cung cấp — 5 V (TTL-compatible I/O)
JTAG Boundary Scan — IEEE 1149.1 compliant
Logic Elements — Logic Array Blocks (LABs) connected via Programmable Interconnect Array (PIA)
Cấp MSL — [DATA_NEEDED: MSL rating]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá