EP1810LI-25 vs EP1810LC-25 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP1810LI-25 بذریعہ Altera اور EP1810LC-25 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP1810LI-25 | EP1810LC-25 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | Altera Classic EPLD | — |
| Device Type | EPLD (Erasable Programmable Logic Device), UV-erasable / OTP | — |
| Macrocells | 48 | 48 |
| Usable Gates | 900 | — |
| Propagation Delay (tPD) | 25 ns | 25 ns |
| Maximum Counter Frequency | 40 MHz | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V (nominal 5 V) | 5 V (TTL-compatible) |
| I/O Pins | 48 | 48 |
| Dedicated Inputs | 12 | 12 |
| Global Clock Inputs | 4 | — |
| Interconnect | Programmable global and local buses | — |
| پیکیج | 68-pin PLCC (J68, J-Lead) | 68-pin JLCC (J-leaded ceramic chip carrier) |
| JESD-30 Package Code | S-PQCC-J68 | — |
| Process Technology | CMOS | — |
| Operating Temperature (Industrial 'I' suffix) | -40 C to +85 C | — |
| Programming Mode | EPROM/UV-erasable (windowed) and OTP | — |
| Development Tool | Altera MAX+PLUS II | — |
| RoHS اسٹیٹس | unknown | [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] |
| Lead-Free Status | unknown | — |
| Product Family | — | Altera Classic EPLD |
| Part Number | — | EP1810LC-25 |
| External Clock Inputs | — | 4 |
| Operating Mode | — | Turbo-only (no slow-power mode) |
| Package Code | — | LC = 68-pin JLCC |
| ماؤنٹنگ ٹائپ | — | Surface Mount |
| Technology | — | CMOS EPLD (erasable programmable logic device) |
| Programmable Interconnect | — | Global + Local buses |
| Programming Method | — | Altera Classic programmer + MAX+PLUS II legacy flow |
| لائف سائیکل کی حالت | — | Obsolete (legacy Altera Classic family) |
| آپریٹنگ درجہ حرارت | — | [DATA_NEEDED: temperature grade for LC package] |