EP610LI-35 vs EP610DC-35 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP610LI-35 بذریعہ Altera اور EP610DC-35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP610LI-35 | EP610DC-35 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Family | Classic EPLD | Altera Classic EP610 |
| Series | EP610 | — |
| Number of Macrocells | 16 | — |
| Usable Gates | 300 | 300 |
| Number of I/O Pins | 16 | — |
| Total Inputs | 20 | — |
| Dedicated Inputs | 4 | — |
| External Clock Inputs | 2 | — |
| Product Terms | 160 | — |
| Maximum Propagation Delay | 35 ns (tpd) | — |
| Maximum Operating Frequency | 28.6 MHz (fmax) | — |
| Pipelined Data Rate | Up to 100 MHz | up to 100 MHz |
| سپلائی وولٹیج | 5 V | — |
| Process Technology | CMOS | CMOS |
| Architecture | PAL-type (AND-OR array) | — |
| پیکیج | 28-pin PLCC (windowed ceramic, 'LI') | 24-pin CDIP (windowed CERDIP) 0.300 inch |
| آپریٹنگ درجہ حرارت رینج | [DATA_NEEDED: military/industrial operating temperature range] | — |
| Programming Technology | UV-erasable (EPROM) | — |
| ماؤنٹنگ ٹائپ | Surface Mount | Through-Hole (DIP) |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS] |
| Device Type | — | CPLD - Classic EPLD |
| Macrocells | — | 16 |
| Propagation Delay (tPD) | — | 35 ns |
| Maximum Frequency (fMAX) | — | 28.6 MHz |
| Supply Voltage (VCC) | — | 5 V |
| Program/erase Method | — | UV-erasable (windowed CERDIP) |
| آپریٹنگ درجہ حرارت | — | 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet] |
| Manufacturer | — | Originally Altera; today supplied via Rochester Electronics (authorized) |