EP610LI-35 vs EP610DC-35 So sánh
So sánh chi tiết song song của EP610LI-35 bằng Altera và EP610DC-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP610LI-35 | EP610DC-35 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Family | Classic EPLD | Altera Classic EP610 |
| Series | EP610 | — |
| Number of Macrocells | 16 | — |
| Usable Gates | 300 | 300 |
| Number of I/O Pins | 16 | — |
| Total Inputs | 20 | — |
| Dedicated Inputs | 4 | — |
| External Clock Inputs | 2 | — |
| Product Terms | 160 | — |
| Maximum Propagation Delay | 35 ns (tpd) | — |
| Maximum Operating Frequency | 28.6 MHz (fmax) | — |
| Pipelined Data Rate | Up to 100 MHz | up to 100 MHz |
| Điện áp cung cấp | 5 V | — |
| Process Technology | CMOS | CMOS |
| Architecture | PAL-type (AND-OR array) | — |
| Hộp | 28-pin PLCC (windowed ceramic, 'LI') | 24-pin CDIP (windowed CERDIP) 0.300 inch |
| Khoảng nhiệt độ hoạt động | [DATA_NEEDED: military/industrial operating temperature range] | — |
| Programming Technology | UV-erasable (EPROM) | — |
| Kiểu lắp đặt | Surface Mount | Through-Hole (DIP) |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS] |
| Device Type | — | CPLD - Classic EPLD |
| Macrocells | — | 16 |
| Propagation Delay (tPD) | — | 35 ns |
| Maximum Frequency (fMAX) | — | 28.6 MHz |
| Supply Voltage (VCC) | — | 5 V |
| Program/erase Method | — | UV-erasable (windowed CERDIP) |
| Nhiệt độ hoạt động | — | 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet] |
| Manufacturer | — | Originally Altera; today supplied via Rochester Electronics (authorized) |