EP910IDI-15 vs EP910DM-40 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EP910IDI-15 بذریعہ Altera اور EP910DM-40 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EP910IDI-15 EP910DM-40
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family Classic EPLD Altera Classic EP910
Device Type CPLD (Complex Programmable Logic Device) —
Logic Gates 450 gates —
Macrocells 24 24
Maximum User I/O Pins 36 —
Pin-to-Pin Propagation Delay (tpd) 15 ns —
Maximum Counter Frequency 66.6 MHz —
Supply Voltage (Vcc) 5 V —
Technology CMOS EPROM —
Program/Erase Method UV-erasable windowed CerDIP —
پیکیج 40-pin CDIP (CerDIP) with quartz window 40-pin Ceramic DIP (Cerdip) with UV window
آپریٹنگ درجہ حرارت -40C to +85C (industrial, "I" grade) [DATA_NEEDED: operating temperature range]
ماؤنٹنگ ٹائپ Through-hole (DIP) Through-Hole (DIP)
Macrocells Configurable As D, T, JK, SR flip-flop, or combinatorial —
Development Tool MAX+PLUS II (legacy) / Altera Classic compiler —
Programming Hardware Altera Logic Programmer card —
RoHS اسٹیٹس [DATA_NEEDED: RoHS compliance of CDIP windowed part] [DATA_NEEDED: RoHS compliance status]
Logic Family Compatibility Pin-, function-, and JEDEC-map compatible across all EP910 speed grades and packages —
Product Type — UV Erasable Programmable Logic Device (EPLD)
Architecture — PAL-type AND/OR with global programmable interconnect bus
Dedicated Inputs — 36
Dedicated Outputs — 24
Bidirectional I/O Lines — 24
Product Terms — 240
Propagation Delay (tPD) — 40 ns
External Clocks — 2
Process Technology — CMOS
سپلائی وولٹیج — 5 V
Programming Interface — JEDEC-standard fuse-map / UV erasure

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں