EP910LC-35H vs EP910DM-40 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910LC-35H بذریعہ Altera اور EP910DM-40 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910LC-35H | EP910DM-40 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | Classic EPLD (EP910) | Altera Classic EP910 |
| Logic Elements | 24 macrocells | — |
| Equivalent Gates | 450 usable gates | — |
| Propagation Delay (tpd) | 35 ns | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Technology | CMOS, UV-erasable EPROM | — |
| پیکیج | 40-pin Ceramic DIP (H suffix) | 40-pin Ceramic DIP (Cerdip) with UV window |
| User I/O Pins | 36 | — |
| Dedicated Inputs | 10 | 36 |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range grade] | [DATA_NEEDED: operating temperature range] |
| Erasure Method | UV (quartz window on H package) | — |
| Programming Method | Altera hardware programmer | — |
| Logic Levels | TTL compatible | — |
| کوئیسینٹ کرنٹ | [DATA_NEEDED: typical ICC value] | — |
| Process Node | [DATA_NEEDED: process geometry] | — |
| ماؤنٹنگ ٹائپ | Through-hole (Ceramic DIP) | Through-Hole (DIP) |
| RoHS اسٹیٹس | unknown | [DATA_NEEDED: RoHS compliance status] |
| Lifecycle | Obsolete (long-term supply via Rochester Electronics) | — |
| Product Type | — | UV Erasable Programmable Logic Device (EPLD) |
| Architecture | — | PAL-type AND/OR with global programmable interconnect bus |
| Macrocells | — | 24 |
| Dedicated Outputs | — | 24 |
| Bidirectional I/O Lines | — | 24 |
| Product Terms | — | 240 |
| Propagation Delay (tPD) | — | 40 ns |
| External Clocks | — | 2 |
| Process Technology | — | CMOS |
| سپلائی وولٹیج | — | 5 V |
| Programming Interface | — | JEDEC-standard fuse-map / UV erasure |