EP910PC-0 vs EP910PC-20 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910PC-0 بذریعہ Altera اور EP910PC-20 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910PC-0 | EP910PC-20 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Product Type | EPLD (Erasable Programmable Logic Device) | — |
| Family | Classic EPLD | Altera Classic EPLD |
| Usable Gates | 900 gates | 900 |
| Macrocells | 24 | — |
| Logic Blocks | 6 (4 macrocells each) | — |
| Dedicated Inputs | 10 | — |
| I/O Pins | 24 | — |
| پیکیج | PDIP-40 (Plastic DIP, 40-pin) | PDIP-24 (PC suffix) |
| Speed Grade | -0 (slowest) | — |
| سپلائی وولٹیج | 5 V (single supply) | — |
| Process Technology | CMOS | — |
| Logic Compatibility | 100% TTL emulation | — |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Programming Method | UV-erasable / OTP | EPROM programmer, JEDEC fuse map |
| ماؤنٹنگ ٹائپ | Through-Hole (DIP) | Through-Hole (DIP) |
| Device | — | EP910 |
| Macrocell Count | — | [DATA_NEEDED: macrocell count] |
| Pin-to-Pin Delay (tPD) | — | 20 ns |
| پن کی تعداد | — | 24 |
| Supply Voltage (VCC) | — | 5 V |
| Technology | — | CMOS EPROM (UV-erasable) |
| I/O Compatibility | — | 100% TTL |
| MSL لیول | — | [DATA_NEEDED: MSL level] |
| RoHS اسٹیٹس | — | [DATA_NEEDED: RoHS status] |