EP910PI-15T vs EP910PI-12T موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910PI-15T بذریعہ Altera اور EP910PI-12T بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910PI-15T | EP910PI-12T |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | Altera Classic EPLD (EP910 series) | Altera Classic EPLD |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | 12 |
| I/O Pins | 24 | 24 |
| Logic Blocks | 6 LABs of 4 macrocells each (Classic architecture) | — |
| سپلائی وولٹیج | 4.5 V to 5.5 V (5 V nominal) | — |
| Propagation Delay (tPD) | 15 ns max (speed grade -15) | 12 ns |
| Technology | CMOS EEPROM (electrically erasable) | — |
| پیکیج | 40-pin PDIP (Plastic DIP, R-PDIP-T40) | 40-pin PDIP (Plastic DIP) |
| ماؤنٹنگ ٹائپ | Through-Hole | — |
| Output Drive Current | [DATA_NEEDED: per-pin DC output current, mA] | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: industrial/commercial temp range] | 0C to +70C (commercial) |
| Programming | JEDEC-standard, serial/parallel programmer | — |
| RoHS اسٹیٹس | [DATA_NEEDED: original Altera part; likely non-RoHS as 5V PDIP] | Non-compliant (legacy PDIP package, contains lead) |
| Maximum Operating Frequency | — | 76.9 MHz |
| Logic Gates | — | [DATA_NEEDED: logic gate count] |
| Supply Voltage (VCC) | — | 5 V (4.75 V min, 5.25 V max) |
| External Clock Inputs | — | 2 |
| Outputs | — | 24 |
| Terminals / Pin Count | — | 44 (PDIP-40 package pinout with NC pins) |
| Process Technology | — | CMOS |
| Programmable Technology | — | UV-erasable EPROM |
| Programming Interface | — | JEDEC-standard |
| لائف سائیکل کی حالت | — | NRND / EOL (mature legacy product) |