EPF8820ARC208-24 vs EPF8820ARC208-3 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPF8820ARC208-24 بذریعہ Altera اور EPF8820ARC208-3 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Altera
EPF8820ARC208-24 - FLEX 8000 FPGA, 8K Gates, 672 Cells, 208-RQFP | Altera
EPF8820ARC208-24 ObsoleteIntel
EPF8820ARC208-3 - FLEX 8000 FPGA, 8K Gates, 672 Cells | Intel / Altera
EPF8820ARC208-3 Obsoleteخصوصیات کا موازنہ
| پیرامیٹر | EPF8820ARC208-24 | EPF8820ARC208-3 |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | FLEX 8000 | FLEX 8000 (EPF8820) |
| Usable Gates | 8,000 | 8,000 |
| Logic Cells | 672 | — |
| Logic Array Blocks (LABs) | 48 | — |
| User I/O Pins | 152 | — |
| Maximum Toggle Frequency | 125 MHz | — |
| Process Technology | 0.42 µm CMOS SRAM | 0.42 µm CMOS |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | 4.75 V to 5.25 V |
| I/O Standards | 3.3 V / 5.0 V MultiVolt I/O | — |
| Speed Grade | -24 | — |
| Configuration Method | Serial configuration device (EPC1/EPC1064/EPC1213/EPC1441), parallel EPROM, or JTAG | — |
| In-Circuit Reconfigurability | Yes (ICR) | — |
| پیکیج | 208-pin RQFP (exposed pad) | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: industrial/commercial range] | — |
| RoHS اسٹیٹس | [DATA_NEEDED: not confirmed in datasheet] | [DATA_NEEDED: RoHS status] |
| Lead-Free | [DATA_NEEDED] | — |
| Series | — | FLEX 8000 |
| Logic Cells / Elements | — | 672 |
| Registers | — | 152 |
| Maximum Operating Frequency | — | 125 MHz |
| Configuration Memory | — | SRAM (volatile) |
| پیکیج / کیس | — | 208-BFQFP Exposed Pad (208-RQFP, 28x28 mm) |
| Supplier Device Package | — | 208-RQFP (28x28) |
| ماؤنٹنگ ٹائپ | — | Surface Mount |
| Packaging | — | Tray |
| آپریٹنگ درجہ حرارت رینج | — | [DATA_NEEDED: operating temperature range] |
| In-Circuit Reconfigurability (ICR) | — | Yes (via external configuration devices) |
| Boundary-Scan Test | — | JTAG (IEEE 1149.1) |
| I/O Tolerance | — | 3.3 V / 5 V |
| Clock Networks | — | 4 dedicated low-skew global clocks |
| Lead-Free / Finish | — | [DATA_NEEDED: lead-free finish] |