EPM3064ATI44-10NAD vs EPM3064ATC44-10N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM3064ATI44-10NAD بذریعہ Altera اور EPM3064ATC44-10N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

Altera
EPM3064ATC44-10N EPM3064ATC44-10N - 64-Macro Cell MAX 3000A CPLD | Altera

EPM3064ATC44-10N - 64-Macro Cell MAX 3000A CPLD | Altera

EPM3064ATC44-10N ✓ فعال

خصوصیات کا موازنہ

پیرامیٹر EPM3064ATI44-10NAD EPM3064ATC44-10N
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete فعال
Family MAX 3000A MAX 3000A
Macrocells 64 —
Usable Gates 1,250 1250
Logic Array Blocks (LABs) 4 (16 macrocells each) 4
User I/Os (max) 34 —
Pin-to-Pin Delay (tPD) 10 ns 10 ns
Setup Time (tSU) 4.5 ns —
Core Voltage (VCCINT) 3.3 V —
I/O Voltage (VCCIO) 3.3 V or 2.5 V —
پیکیج TQFP-44 TQFP-44 (10x10 mm)
آپریٹنگ درجہ حرارت -40C to +85C (Industrial) 0C to +70C (commercial)
Programming Interface JTAG (IEEE Std. 1532 compliant) —
In-System Programmable Yes —
RoHS اسٹیٹس Compliant Compliant
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 64
User I/O Pins — 34
Maximum Counter Frequency — 192.3 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Standard — MultiVolt (mixed 1.5 V / 1.8 V / 2.5 V / 3.3 V)
Configuration Memory — EEPROM (non-volatile)
In-System Programming — IEEE Std. 1532 compliant
Boundary-Scan Test — IEEE Std. 1149.1 (JTAG) compliant
Pin-Locking — Yes (across design iterations)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں