EPM3064ATI44-10NAD vs EPM3064ATC44-10N So sánh

So sánh chi tiết song song của EPM3064ATI44-10NAD bằng Altera và EPM3064ATC44-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM3064ATC44-10N EPM3064ATC44-10N - 64-Macro Cell MAX 3000A CPLD | Altera

EPM3064ATC44-10N - 64-Macro Cell MAX 3000A CPLD | Altera

EPM3064ATC44-10N ✓ Hoạt động

So sánh thông số kỹ thuật

Tham số EPM3064ATI44-10NAD EPM3064ATC44-10N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Hoạt động
Family MAX 3000A MAX 3000A
Macrocells 64 —
Usable Gates 1,250 1250
Logic Array Blocks (LABs) 4 (16 macrocells each) 4
User I/Os (max) 34 —
Pin-to-Pin Delay (tPD) 10 ns 10 ns
Setup Time (tSU) 4.5 ns —
Core Voltage (VCCINT) 3.3 V —
I/O Voltage (VCCIO) 3.3 V or 2.5 V —
Hộp TQFP-44 TQFP-44 (10x10 mm)
Nhiệt độ hoạt động -40C to +85C (Industrial) 0C to +70C (commercial)
Programming Interface JTAG (IEEE Std. 1532 compliant) —
In-System Programmable Yes —
Trạng thái RoHS Compliant Compliant
Kiểu lắp đặt Surface Mount Surface Mount
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 64
User I/O Pins — 34
Maximum Counter Frequency — 192.3 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Standard — MultiVolt (mixed 1.5 V / 1.8 V / 2.5 V / 3.3 V)
Configuration Memory — EEPROM (non-volatile)
In-System Programming — IEEE Std. 1532 compliant
Boundary-Scan Test — IEEE Std. 1149.1 (JTAG) compliant
Pin-Locking — Yes (across design iterations)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá