EPM3512AFC256-10 vs EPM3512AFC256-18 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM3512AFC256-10 بذریعہ Altera اور EPM3512AFC256-18 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Altera
EPM3512AFC256-18 - MAX 3000A CPLD, 512 Macrocells, BGA-256 | Altera
EPM3512AFC256-18 Obsoleteخصوصیات کا موازنہ
| پیرامیٹر | EPM3512AFC256-10 | EPM3512AFC256-18 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| Logic Array Blocks (LABs) | 16 | 16 |
| Usable Gates | 10,000 | — |
| Maximum I/O Pins | 208 | — |
| Pin-to-Pin Delay (tPD) | 10 ns | — |
| Maximum Counter Frequency | 87 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Voltage Tolerance | 5-V tolerant | — |
| Programmable Technology | CMOS EEPROM | — |
| In-System Programmability | Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532) | — |
| پیکیج | 256-pin FBGA | 256-ball FineLine BGA (FCBGA) |
| آپریٹنگ درجہ حرارت رینج | [DATA_NEEDED: industrial/commercial operating temperature range] | — |
| پن کی تعداد | 256 | — |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| RoHS اسٹیٹس | unknown | [DATA_NEEDED: not specified in retrieved data] |
| Architecture | MAX (Multiple Array matriX) EEPROM-based | — |
| Maximum User I/O Pins | — | 212 |
| Pin-to-Pin Delay (tPD1) | — | 18 ns |
| Global Clock Networks | — | 4 |
| VCCINT (Core Supply) | — | 3.0 V to 3.6 V (3.3 V typical) |
| VCCIO (I/O Supply) | — | 2.5 V or 3.3 V (MultiVolt) |
| آپریٹنگ درجہ حرارت | — | [DATA_NEEDED: industrial/commercial grade] |
| Programming Technology | — | EEPROM (non-volatile) |
| In-System Programming | — | IEEE Std. 1532 / JTAG (IEEE Std. 1149.1) |
| Ball Pitch | — | 1.0 mm |