EPM3512AFC256-10 vs EPM3512AFC256-18 השוואה
השוואה מפורטת זה לצד זה של EPM3512AFC256-10 מאת Altera ו EPM3512AFC256-18 מאת Altera. השווה מפרטים עיקריים, פרמטרים חשמליים, אריזה, סטטוס מחזור חיים, תמחור וזמינות כדי לקבוע את הרכיב הטוב ביותר לדרישות העיצוב שלך.
Altera
EPM3512AFC256-18 - MAX 3000A CPLD, 512 Macrocells, BGA-256 | Altera
EPM3512AFC256-18 Obsoleteהשוואת מפרטים
| פרמטר | EPM3512AFC256-10 | EPM3512AFC256-18 |
|---|---|---|
| מותג | Altera | Altera |
| קטגוריה | FPGA & CPLD | FPGA & CPLD |
| סטטוס מחזור חיים | NRND | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| Logic Array Blocks (LABs) | 16 | 16 |
| Usable Gates | 10,000 | — |
| Maximum I/O Pins | 208 | — |
| Pin-to-Pin Delay (tPD) | 10 ns | — |
| Maximum Counter Frequency | 87 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Voltage Tolerance | 5-V tolerant | — |
| Programmable Technology | CMOS EEPROM | — |
| In-System Programmability | Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532) | — |
| מארז | 256-pin FBGA | 256-ball FineLine BGA (FCBGA) |
| טווח טמפרטורת פעולה | [DATA_NEEDED: industrial/commercial operating temperature range] | — |
| מספר פינים | 256 | — |
| סוג הרכבה | Surface Mount | Surface Mount |
| סטטוס RoHS | unknown | [DATA_NEEDED: not specified in retrieved data] |
| Architecture | MAX (Multiple Array matriX) EEPROM-based | — |
| Maximum User I/O Pins | — | 212 |
| Pin-to-Pin Delay (tPD1) | — | 18 ns |
| Global Clock Networks | — | 4 |
| VCCINT (Core Supply) | — | 3.0 V to 3.6 V (3.3 V typical) |
| VCCIO (I/O Supply) | — | 2.5 V or 3.3 V (MultiVolt) |
| טמפרטורת פעולה | — | [DATA_NEEDED: industrial/commercial grade] |
| Programming Technology | — | EEPROM (non-volatile) |
| In-System Programming | — | IEEE Std. 1532 / JTAG (IEEE Std. 1149.1) |
| Ball Pitch | — | 1.0 mm |