EPM5128JC-1 vs EPM5128JC-2 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM5128JC-1 بذریعہ Altera اور EPM5128JC-2 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM5128JC-1 EPM5128JC-2
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 5000 MAX 5000
Device Type Erasable Programmable Logic Device (EPLD/CPLD) UV-Erasable Programmable Logic Device (PLD)
Macrocells 128 128
Usable Gates 2,500 —
Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Maximum Operating Frequency 62.5 MHz —
Pin-to-Pin Propagation Delay (tPD) 40 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Technology CMOS, UV-erasable EPROM —
پیکیج 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier) 68-pin CQCC (Ceramic Quad Flat Pack), windowed
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
آپریٹنگ درجہ حرارت [DATA_NEEDED: temperature grade] [DATA_NEEDED: operating temperature range]
Programming Interface JTAG / Altera dedicated programmer —
Configuration Memory Non-volatile EPROM (UV-erasable) —
RoHS اسٹیٹس non_compliant (ceramic windowed package) Non-compliant (ceramic windowed package contains lead-bearing solder)
لائف سائیکل کی حالت Obsolete - last-time-buy inventory only —
Dedicated Inputs — 7
Propagation Delay (tPD) — 45 ns (max)
Maximum Counter Frequency (fCNT) — 50 MHz
Input Setup Time (tSU) — 7.5 ns
Output Drive Current (IOH/IOL) — 12 mA DC
Process Technology — CMOS
سپلائی وولٹیج — 5 V (nominal)
Program/Erase Method — UV (ceramic window)
Erase/Program Cycles — [DATA_NEEDED: minimum erase/program cycles]
Logic Family — TTL-compatible I/O

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں