EPM9560ARI240-10 vs EPM9560GC280-15 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560ARI240-10 بذریعہ Altera اور EPM9560GC280-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9560ARI240-10 EPM9560GC280-15
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete Obsolete
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) EE PLD (CMOS EEPROM-based CPLD)
Usable Gates 12,000 —
Macro Cells 560 560
User I/O Pins 191 —
پیکیج 240-pin RQFP (PowerQuad Flat Pack) —
Pin-to-Pin Propagation Delay 10 ns —
Internal Frequency 144.9 MHz —
سپلائی وولٹیج 5.0 V —
Technology CMOS, EEPROM-based configuration CMOS EEPROM, 0.5 um process (MAX third-gen)
آپریٹنگ درجہ حرارت رینج -40 C to +85 C (industrial) —
ماؤنٹنگ ٹائپ Surface Mount Through-Hole
Configuration Memory EEPROM (non-volatile, instant-on) —
Logic Architecture Multiple Array MatriX (MAX) with global interconnect array —
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] Non-compliant (ceramic CPGA, contains lead)
Moisture Sensitivity Level [DATA_NEEDED: MSL level] —
Number of Terminals 240 —
Terminal Form Gull Wing —
Typical Gates — 12,000
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tpd) — 15 ns (speed grade -15)
Propagation Delay (alternate datasheet figure) — 16.6 ns
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Operating Temperature (Commercial) — 0C to +70C
Package Type — CPGA-280 (Ceramic Pin Grid Array, 280 pins)
Programmability — In-System Programmable (ISP) via JTAG IEEE 1149.1
Architecture — Multiple Array MatriX (MAX)
لائف سائیکل کی حالت — Obsolete (legacy Altera MAX 9000 family)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں