EPM9560ARI240-10 vs EPM9560GC280-15 So sánh

So sánh chi tiết song song của EPM9560ARI240-10 bằng Altera và EPM9560GC280-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560ARI240-10 EPM9560GC280-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) EE PLD (CMOS EEPROM-based CPLD)
Usable Gates 12,000 —
Macro Cells 560 560
User I/O Pins 191 —
Hộp 240-pin RQFP (PowerQuad Flat Pack) —
Pin-to-Pin Propagation Delay 10 ns —
Internal Frequency 144.9 MHz —
Điện áp cung cấp 5.0 V —
Technology CMOS, EEPROM-based configuration CMOS EEPROM, 0.5 um process (MAX third-gen)
Khoảng nhiệt độ hoạt động -40 C to +85 C (industrial) —
Kiểu lắp đặt Surface Mount Through-Hole
Configuration Memory EEPROM (non-volatile, instant-on) —
Logic Architecture Multiple Array MatriX (MAX) with global interconnect array —
Trạng thái RoHS [DATA_NEEDED: RoHS status] Non-compliant (ceramic CPGA, contains lead)
Moisture Sensitivity Level [DATA_NEEDED: MSL level] —
Number of Terminals 240 —
Terminal Form Gull Wing —
Typical Gates — 12,000
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tpd) — 15 ns (speed grade -15)
Propagation Delay (alternate datasheet figure) — 16.6 ns
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Operating Temperature (Commercial) — 0C to +70C
Package Type — CPGA-280 (Ceramic Pin Grid Array, 280 pins)
Programmability — In-System Programmable (ISP) via JTAG IEEE 1149.1
Architecture — Multiple Array MatriX (MAX)
Trạng thái vòng đời — Obsolete (legacy Altera MAX 9000 family)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá