EPM9560RC240-2 vs EPM9560RC240-15N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM9560RC240-2 بذریعہ Altera اور EPM9560RC240-15N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM9560RC240-2 EPM9560RC240-15N
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت Obsolete NRND
Family MAX 9000 MAX 9000 (third-generation Multiple Array MatriX)
Logic Elements 560 macrocells —
Usable Gates 12,000 12,000
Pin-to-Pin Delay 2 ns (speed grade -2) —
Maximum Frequency 100 MHz —
سپلائی وولٹیج 5 V 5.0 V
User I/O Count 212 —
پیکیج 240-pin RQFP (Metric QFP) RQFP-240 (240-pin Plastic Quad Flat Pack)
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1), in-system programmable —
Non-Volatile Configuration Yes (EEPROM-based) —
آپریٹنگ درجہ حرارت [DATA_NEEDED: commercial/industrial grade] 0C to +70C (Commercial)
RoHS اسٹیٹس Non-compliant (5V RQFP, pre-RoHS era) [DATA_NEEDED: RoHS compliance - older Altera RQFP part]
Lead-Free No (legacy Sn/Pb process) —
Logic Block Count [DATA_NEEDED: LAB count] —
Series — MAX 9000
Macrocells — 560
Logic Array Blocks (LABs) — 35
Maximum User I/O Pins — 216
Pin-to-Pin Propagation Delay (tPD) — 15 ns
Internal Counter Frequency (fCNT) — 145 MHz
Global Setup Time (tFSU) — [DATA_NEEDED: tFSU for -15 grade]
Clock-to-Output Time (tFCO) — [DATA_NEEDED: tFCO for -15 grade]
Logic Family — CMOS (EEPROM-based)
Programmability — In-system programmable (IEEE 1532/JTAG)
Boundary-Scan Test — JTAG (IEEE 1149.1)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں