EP1810GM883B vs EP1810JC-45 So sánh
So sánh chi tiết song song của EP1810GM883B bằng Altera và EP1810JC-45 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810GM883B | EP1810JC-45 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | NRND |
| Device Family | EP1810 (Classic EPLD) | — |
| Macrocells | 48 | 48 |
| User Flip-Flops | Up to 64 | — |
| Total Inputs | 60 | — |
| Dedicated Inputs | 12 | 12 |
| I/O Pins | 48 (bidirectional, tri-state) | 48 |
| Propagation Delay (tPD) | 50 ns max | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | — |
| Technology | CMOS, UV-erasable | CMOS, UV-erasable |
| Nhiệt độ hoạt động | -55 °C to +125 °C (Military, MIL-STD-883B) | — |
| Package Type | Ceramic Pin Grid Array (PGA), 84 pins | — |
| Package Designator | GM (ceramic PGA) | — |
| Processing Level | MIL-STD-883B (Class B) | — |
| Programming Method | UV-erasable / Altera programming hardware | — |
| Kiểu lắp đặt | Through-hole (PGA socket or PCB through-hole) | Surface Mount |
| Lead-Free / RoHS | [DATA_NEEDED: lead-free status] | — |
| Logic Family | TTL-compatible I/O | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Family | — | EP1810 (Classic EPLD Family) |
| Equivalent Gates | — | 2100 gates |
| Total User I/O | — | 60 |
| Propagation Delay (tpd) | — | 45 ns |
| Tần số xung maksimum | — | 33.3 MHz |
| Maximum Supply Voltage | — | 5.25 V |
| Hộp | — | PLCC-68 (QCCJ, J-Lead, windowed ceramic) |
| Số chân | — | 68 |
| Package Code | — | QCCJ |
| Temperature Grade | — | Commercial |
| Trạng thái RoHS | — | [DATA_NEEDED: RoHS compliance not stated in verified data] |