EP1810GM883B vs EP1810JM-45 So sánh
So sánh chi tiết song song của EP1810GM883B bằng Altera và EP1810JM-45 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810GM883B | EP1810JM-45 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Device Family | EP1810 (Classic EPLD) | Classic EPLD (EP1810 series) |
| Macrocells | 48 | 48 |
| User Flip-Flops | Up to 64 | — |
| Total Inputs | 60 | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 48 (bidirectional, tri-state) | — |
| Propagation Delay (tPD) | 50 ns max | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | 4.5 V to 5.5 V |
| Technology | CMOS, UV-erasable | CMOS, UV-EPROM configuration |
| Nhiệt độ hoạt động | -55 °C to +125 °C (Military, MIL-STD-883B) | -55 C to +125 C (military grade) |
| Package Type | Ceramic Pin Grid Array (PGA), 84 pins | JLCC-68 (ceramic J-leaded chip carrier) |
| Package Designator | GM (ceramic PGA) | — |
| Processing Level | MIL-STD-883B (Class B) | — |
| Programming Method | UV-erasable / Altera programming hardware | — |
| Kiểu lắp đặt | Through-hole (PGA socket or PCB through-hole) | Surface Mount (J-lead) |
| Lead-Free / RoHS | [DATA_NEEDED: lead-free status] | — |
| Logic Family | TTL-compatible I/O | — |
| Usable Gates | — | ~900 gates |
| Propagation Delay (tpd) | — | 45 ns (max, -45 speed grade) |
| Package Code | — | JM (windowed ceramic, UV-erasable) |
| Số chân | — | 68 |
| I/O Compatibility | — | CMOS / TTL |
| Configuration Method | — | JEDEC fuse map, EPROM programmer |
| Programming Technology | — | UV-erasable EPROM (non-volatile, instant-on) |
| Logic Type | — | EPLD / PLD (programmable logic device) |
| Trạng thái RoHS | — | [DATA_NEEDED: RoHS status - legacy mil-spec part] |
| Cấp MSL | — | [DATA_NEEDED: MSL level] |