EP1810JM-45 vs EP1810JC-45 So sánh
So sánh chi tiết song song của EP1810JM-45 bằng Altera và EP1810JC-45 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810JM-45 | EP1810JC-45 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Device Family | Classic EPLD (EP1810 series) | — |
| Macrocells | 48 | 48 |
| Usable Gates | ~900 gates | — |
| Propagation Delay (tpd) | 45 ns (max, -45 speed grade) | 45 ns |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | — |
| Technology | CMOS, UV-EPROM configuration | CMOS, UV-erasable |
| Package Type | JLCC-68 (ceramic J-leaded chip carrier) | — |
| Package Code | JM (windowed ceramic, UV-erasable) | QCCJ |
| Số chân | 68 | 68 |
| Nhiệt độ hoạt động | -55 C to +125 C (military grade) | — |
| I/O Compatibility | CMOS / TTL | — |
| Configuration Method | JEDEC fuse map, EPROM programmer | — |
| Programming Technology | UV-erasable EPROM (non-volatile, instant-on) | — |
| Kiểu lắp đặt | Surface Mount (J-lead) | Surface Mount |
| Logic Type | EPLD / PLD (programmable logic device) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status - legacy mil-spec part] | [DATA_NEEDED: RoHS compliance not stated in verified data] |
| Cấp MSL | [DATA_NEEDED: MSL level] | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Family | — | EP1810 (Classic EPLD Family) |
| Equivalent Gates | — | 2100 gates |
| Dedicated Inputs | — | 12 |
| I/O Pins | — | 48 |
| Total User I/O | — | 60 |
| Tần số xung maksimum | — | 33.3 MHz |
| Maximum Supply Voltage | — | 5.25 V |
| Hộp | — | PLCC-68 (QCCJ, J-Lead, windowed ceramic) |
| Temperature Grade | — | Commercial |