EP1810LC-30 vs EP1810LC-35 So sánh

So sánh chi tiết song song của EP1810LC-30 bằng Altera và EP1810LC-35 bằng Rochester Electronics. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Rochester Electronics
EP1810LC-35 EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 ⚠ Lần mua cuối

So sánh thông số kỹ thuật

Tham số EP1810LC-30 EP1810LC-35
Thương hiệu Altera Rochester Electronics
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Lần mua cuối
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera Classic EPLD —
Macrocells 48 48
Flip-Flops 48 (one per macrocell) —
Speed Grade (tPD) 30 ns —
Điện áp cung cấp 5 V (typical) —
Technology CMOS, low-power (LC) CMOS, UV-erasable EPROM
Hộp JLCC-68 (68-pin J-Lead ceramic chip carrier) 68-pin PLCC (J-Lead)
Programming Device programmer or JTAG —
Nhiệt độ hoạt động [DATA_NEEDED: temperature grade] 0C to +70C (commercial)
Standby Current [DATA_NEEDED: ICC standby] —
Số lượng chân 68 —
Number of I/O Pins [DATA_NEEDED: I/O count] —
Logic Blocks 48 macrocells —
Trạng thái RoHS unknown (legacy ceramic package) [DATA_NEEDED]
Device Type — EPLD (Erasable Programmable Logic Device)
Series — Classic EP1810
Equivalent Gates — 900 usable / 2100 equivalent
Maximum Operating Frequency — 28.6 MHz
Propagation Delay (tpd) — 35 ns (max, '-35' speed grade)
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Kiểu lắp đặt — Surface Mount (socketable)
I/O Pins — [DATA_NEEDED: I/O count exact]
Configuration Method — UV-erase + EPROM programmer
Programmable Interconnect — Centralized Programmable Interconnect Array (PIA)
Development Tool (legacy) — MAX+PLUS II / A+PLUS
Lead-Free — [DATA_NEEDED]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá