EP20K400FC672-3 vs EP20K400FI672-3V So sánh

So sánh chi tiết song song của EP20K400FC672-3 bằng Altera và EP20K400FI672-3V bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP20K400FC672-3 EP20K400FI672-3V
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family APEX 20K APEX 20K (EP20K400)
Device Logic Elements 16,640 cells —
Typical Gate Count 400,000 system gates —
Maximum User I/Os 502 —
Propagation Delay 2.5 ns —
Internal Performance 167 MHz —
Process Technology 0.22 µm CMOS 0.18 µm CMOS, 4 metal layers
Core Supply Voltage 2.5 V —
Logic Family CMOS, SRAM-based —
Hộp 672-pin FC-FBGA 672-ball FineLine BGA (BBGA), 1.0 mm pitch
Package Code BGA —
Number of Terminals 672 —
Terminal Form Ball (BGA) —
Speed Grade -3 (commercial fastest) -3 (faster)
Nhiệt độ hoạt động 0 °C to 85 °C -40 °C to +85 °C (industrial)
Kiểu lắp đặt Surface Mount Surface Mount
Architecture MultiCore (LUT + Embedded System Blocks) —
Programming Method SRAM, JTAG (ByteBlaster) —
Trạng thái vòng đời Obsolete / Legacy —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Logic Elements — 16,640
Maximum Gates — 400,000
Typical Gates — [DATA_NEEDED: typical gates value]
Embedded Memory (bits) — 212,992
Maximum User I/O — 502
Dedicated Inputs — 6
Total User I/O + Dedicated Inputs — 496 + 6 (variant dependent)
Tần số xung maksimum — 714.2 MHz
Core Voltage (VCCINT) — 2.5 V nominal (2.375 V to 2.625 V)
Programmable via JTAG — Yes (IEEE 1149.1)
Supported I/O Standards — LVCMOS, LVTTL, SSTL, GTL+, HSTL
Configuration Modes — JTAG, passive serial, passive parallel
Cấp MSL — [DATA_NEEDED: MSL rating]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá