EP20K600CB652C7E5 vs EP20K600CB652C7ES So sánh

So sánh chi tiết song song của EP20K600CB652C7E5 bằng Intel và EP20K600CB652C7ES bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP20K600CB652C7E5 EP20K600CB652C7ES
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family APEX 20KC APEX 20KC
Typical Gate Count 600K gates —
Logic Elements / Macros 24,320 —
Maximum User I/O 488 488
Embedded Memory (EAB bits) 311,296 bits —
Hộp 652-ball FineLine BGA —
Core Voltage 1.8 V —
Process Technology 0.15 um CMOS 0.15 µm CMOS
Nhiệt độ hoạt động 0C to +85C (commercial, suffix C7) 0 °C to +85 °C (commercial)
Speed Grade 7 (-1 speed bin equivalent, E5 suffix) —
PLL Count 4 —
Supported I/O Standards LVTTL, LVCMOS, PCI, SSTL, HSTL —
Configuration Scheme Passive Serial / JTAG / EPC16 / EPC8 —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Trạng thái vòng đời Obsolete - last time buy has passed —
Logic Elements — 24,320
System Gates — 600,000
Maximum System Gates — 1,053,840
Embedded Memory Bits — 311,296
Embedded System Blocks (ESB) — 26
User I/O (this package) — 488 (652-BGA)
Supply Voltage - Core — 1.71 V to 1.89 V (1.8 V nominal)
Maximum Internal Clock Frequency — 1666.6 MHz
Propagation Delay — 1.6 ns
Package Type — 652-ball FineLine BGA
JEDEC Package Code — S-PBGA-B652
Configuration Modes — Passive Serial, Passive Parallel, JTAG
JTAG Boundary Scan — IEEE 1149.1 compliant
PLLs — 4
Kiểu lắp đặt — Surface Mount (BGA)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá