EP610DM-35 vs EP610DC-35 So sánh

So sánh chi tiết song song của EP610DM-35 bằng Altera và EP610DC-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP610DM-35 EP610DC-35
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Manufacturer Altera (Rochester Electronics authorized stock) Originally Altera; today supplied via Rochester Electronics (authorized)
Part Family Classic EPLD —
Logic Family PAL-type EPLD, CMOS, UV-erasable —
Number of Macrocells 16 —
Number of Gates 300 —
Propagation Delay (tPD) 35 ns 35 ns
Pipelined Data Rate (fMAX) 100 MHz —
Supply Voltage (VCC) 5 V (single supply) 5 V
Hộp 24-pin CDIP (CERDIP) with UV window 24-pin CDIP (windowed CERDIP) 0.300 inch
Temperature Grade (M) Military -55°C to +125°C —
I/O Pins 24 dedicated I/O (input + bidirectional) —
Programmability UV-erasable, reprogrammable —
Khoảng nhiệt độ hoạt động -55°C to +125°C —
Cấp MSL [DATA_NEEDED: MSL rating] —
Trạng thái RoHS Non-compliant (contains lead, hermetic CERDIP) [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS]
Device Type — CPLD - Classic EPLD
Family — Altera Classic EP610
Macrocells — 16
Usable Gates — 300
Maximum Frequency (fMAX) — 28.6 MHz
Pipelined Data Rate — up to 100 MHz
Process Technology — CMOS
Program/erase Method — UV-erasable (windowed CERDIP)
Kiểu lắp đặt — Through-Hole (DIP)
Nhiệt độ hoạt động — 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá