EP610IPC-10 vs EP610DM-35 So sánh

So sánh chi tiết song song của EP610IPC-10 bằng Altera và EP610DM-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP610IPC-10 EP610DM-35
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family Altera Classic EPLD —
Device Type EPLD (Erasable Programmable Logic Device) —
Programmable Gates 300 usable gates —
Macrocells 16 —
Maximum Operating Frequency 100 MHz —
Propagation Delay (tPD) 15 ns (commerical -10 grade) 35 ns
Product Terms 160 total —
Dedicated Inputs 4 —
I/O Pins 16 24 dedicated I/O (input + bidirectional)
Total Input Pins 20 —
Điện áp cung cấp 5 V —
Architecture Turbo-only AND-OR-NOT, PAL-type —
Technology CMOS EPROM (UV-erasable / OTP) —
Hộp 24-pin PDIP (Plastic DIP) 24-pin CDIP (CERDIP) with UV window
Nhiệt độ hoạt động -40C to +85C (industrial) —
Programming Method Altera programming hardware (UV erase for I grade, OTP for C grade) —
TTL Emulation 100% TTL compatible —
Manufacturer — Altera (Rochester Electronics authorized stock)
Part Family — Classic EPLD
Logic Family — PAL-type EPLD, CMOS, UV-erasable
Number of Macrocells — 16
Number of Gates — 300
Pipelined Data Rate (fMAX) — 100 MHz
Supply Voltage (VCC) — 5 V (single supply)
Temperature Grade (M) — Military -55°C to +125°C
Programmability — UV-erasable, reprogrammable
Khoảng nhiệt độ hoạt động — -55°C to +125°C
Cấp MSL — [DATA_NEEDED: MSL rating]
Trạng thái RoHS — Non-compliant (contains lead, hermetic CERDIP)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá