EP610IPC-10 vs EP610JI-30 So sánh
So sánh chi tiết song song của EP610IPC-10 bằng Altera và EP610JI-30 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP610IPC-10 | EP610JI-30 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Family | Altera Classic EPLD | Altera Classic EPLD (EP610) |
| Device Type | EPLD (Erasable Programmable Logic Device) | UV Erasable Programmable Logic Device (EPLD) |
| Programmable Gates | 300 usable gates | — |
| Macrocells | 16 | 16 |
| Maximum Operating Frequency | 100 MHz | — |
| Propagation Delay (tPD) | 15 ns (commerical -10 grade) | — |
| Product Terms | 160 total | 160 |
| Dedicated Inputs | 4 | 4 |
| I/O Pins | 16 | 16 |
| Total Input Pins | 20 | — |
| Điện áp cung cấp | 5 V | 5 V (single supply) |
| Architecture | Turbo-only AND-OR-NOT, PAL-type | — |
| Technology | CMOS EPROM (UV-erasable / OTP) | — |
| Hộp | 24-pin PDIP (Plastic DIP) | CQCC28 (windowed ceramic JLCC, J-bend) |
| Nhiệt độ hoạt động | -40C to +85C (industrial) | -40C to +85C (industrial, per EP610 family suffix convention) |
| Programming Method | Altera programming hardware (UV erase for I grade, OTP for C grade) | — |
| TTL Emulation | 100% TTL compatible | — |
| Propagation Delay (tpd) | — | 30 ns (max) |
| Pipelined Data Rate | — | Up to 100 MHz |
| External Clocks | — | 2 |
| Process Technology | — | CMOS |
| Package Code | — | JLCC-28 / CQCC28 |
| Erasure Method | — | Ultraviolet (UV) via top window |
| Programming | — | Altera Logic Programmer compatible |
| Kiểu lắp đặt | — | Surface Mount (JLCC) |
| Trạng thái RoHS | — | [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |