EP910DC-40 vs EP910DM-40 So sánh
So sánh chi tiết song song của EP910DC-40 bằng Altera và EP910DM-40 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910DC-40 | EP910DM-40 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Family | Classic EPLD (EP910 series) | — |
| Architecture | PAL-type AND/OR, UV-erasable CMOS | PAL-type AND/OR with global programmable interconnect bus |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | 36 |
| Bidirectional I/O Pins | 24 | — |
| Total Inputs to Logic Array | 36 | — |
| Product Terms | 240 maximum | 240 |
| Maximum Propagation Delay (tPD) | 40 ns | — |
| Maximum Operating Frequency (fMAX) | 25 MHz | — |
| Global Clocks | 2 | — |
| Điện áp cung cấp | 5 V (typical for Classic EPLD family) | 5 V |
| Operating Temperature (Commercial) | 0 °C to 70 °C | — |
| Hộp | DIP-40 (ceramic, through-hole) | 40-pin Ceramic DIP (Cerdip) with UV window |
| Kiểu lắp đặt | Through-Hole | Through-Hole (DIP) |
| Trạng thái RoHS | [DATA_NEEDED: rohs_status] | [DATA_NEEDED: RoHS compliance status] |
| Programming Method | UV-erase + EPROM programmer; on-board logic test circuitry | — |
| Product Type | — | UV Erasable Programmable Logic Device (EPLD) |
| Family | — | Altera Classic EP910 |
| Dedicated Outputs | — | 24 |
| Bidirectional I/O Lines | — | 24 |
| Propagation Delay (tPD) | — | 40 ns |
| External Clocks | — | 2 |
| Process Technology | — | CMOS |
| Nhiệt độ hoạt động | — | [DATA_NEEDED: operating temperature range] |
| Programming Interface | — | JEDEC-standard fuse-map / UV erasure |