EP910JM-40 vs EP910DM-40 So sánh
So sánh chi tiết song song của EP910JM-40 bằng Altera và EP910DM-40 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910JM-40 | EP910DM-40 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Family | Altera Classic EPLD | — |
| Series | EP910 | — |
| Logic Type | EPLD (UV-Erasable PAL-type) | — |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | 36 |
| I/O Lines | 24 | — |
| Total Inputs (max) | 36 | — |
| Total Outputs (max) | 24 | — |
| Product Terms | 240 | 240 |
| External Clock Inputs | 2 | — |
| Propagation Delay (tPD) | 40 ns | 40 ns |
| Process Technology | CMOS | CMOS |
| Hộp | JLCC-28 (windowed ceramic, J-lead) | 40-pin Ceramic DIP (Cerdip) with UV window |
| Kiểu lắp đặt | Surface Mount | Through-Hole (DIP) |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status - UV-windowed ceramic package typically not RoHS compliant] | [DATA_NEEDED: RoHS compliance status] |
| Programming Method | UV erase + EPROM programmer | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) [DATA_NEEDED: confirm grade] | [DATA_NEEDED: operating temperature range] |
| Product Type | — | UV Erasable Programmable Logic Device (EPLD) |
| Family | — | Altera Classic EP910 |
| Architecture | — | PAL-type AND/OR with global programmable interconnect bus |
| Dedicated Outputs | — | 24 |
| Bidirectional I/O Lines | — | 24 |
| External Clocks | — | 2 |
| Điện áp cung cấp | — | 5 V |
| Programming Interface | — | JEDEC-standard fuse-map / UV erasure |