EP910LC-32 vs EP910LC-35 So sánh

So sánh chi tiết song song của EP910LC-32 bằng Altera và EP910LC-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910LC-32 EP910LC-35
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Device Family Altera Classic EPLD —
Number of Macrocells 24 —
Number of Usable Gates 900 gates (typical) —
Number of Dedicated Inputs 10 —
Number of I/O Pins 20 —
Hộp PLCC-32 PLCC-44 (J-lead, LC suffix)
Speed Grade -32 —
Maximum Toggle Frequency (fMAX) [DATA_NEEDED: fMAX value in MHz for -32 grade] —
Pin-to-Pin Propagation Delay (tPD) [DATA_NEEDED: tPD in ns for -32 grade] —
Supply Voltage (VCC) 5 V 5 V
Logic Family Low-power CMOS (LC suffix) —
Programming Method UV-erasable or one-time programmable (OTP for LC windowless variant) —
Khoảng nhiệt độ hoạt động [DATA_NEEDED: commercial or industrial grade] —
I/O Standard TTL-compatible —
Kiểu lắp đặt Surface Mount (PLCC socket or direct solder) —
Trạng thái RoHS unknown Not applicable (legacy product)
Cấp MSL unknown —
Product Type — EPLD (Erasable Programmable Logic Device)
Family — Classic (EP910)
Macrocells — 24
Usable Gates — 450
Propagation Delay (tPD) — 35 ns
Maximum Toggle Frequency — 28.6 MHz
Technology — CMOS EPROM
Nhiệt độ hoạt động — 0C to +70C (commercial)
Số chân — 44
Programmable Flip-Flops — Yes (per macrocell)
Output Enable Control — Per macrocell
Erasure Method — UV (windowed) or OTP (plastic)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá