EP910LC-35H vs EP910DC-35 So sánh

So sánh chi tiết song song của EP910LC-35H bằng Altera và EP910DC-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910LC-35H EP910DC-35
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family Classic EPLD (EP910) Classic EPLD EP910
Logic Elements 24 macrocells —
Equivalent Gates 450 usable gates —
Propagation Delay (tpd) 35 ns 35 ns
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) —
Technology CMOS, UV-erasable EPROM CMOS, UV-erasable EPROM cell
Hộp 40-pin Ceramic DIP (H suffix) 40-pin CDIP (Ceramic DIP) with quartz window
User I/O Pins 36 —
Dedicated Inputs 10 12
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range grade] 0 °C to +70 °C (commercial)
Erasure Method UV (quartz window on H package) —
Programming Method Altera hardware programmer JEDEC fuse map via device programmer; UV erase
Logic Levels TTL compatible —
Điện áp yên tĩnh [DATA_NEEDED: typical ICC value] —
Process Node [DATA_NEEDED: process geometry] —
Kiểu lắp đặt Through-hole (Ceramic DIP) —
Trạng thái RoHS unknown Non-compliant (ceramic DIP with Pb-bearing lead finish)
Lifecycle Obsolete (long-term supply via Rochester Electronics) Obsolete / last-time-buy from authorized distributors
Device Type — UV-Erasable CMOS PLD (PAL-type)
Architecture — PAL-type sum-of-products AND-OR array
Usable Gates — 900 gates
Macrocells — 24
Product Terms — 240
I/O Pins — 24
Total Inputs — 36
Tần số xung maksimum — 37 MHz (typical, internal)
Supply Voltage (Vcc) — 4.75 V to 5.25 V (5 V nominal)
Lead Pitch — 2.540 mm
Termination Style — Through-Hole

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá