EP910PC-35 vs EP910PC-0 So sánh
So sánh chi tiết song song của EP910PC-35 bằng Altera và EP910PC-0 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910PC-35 | EP910PC-0 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | Classic EPLD | Classic EPLD |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Macrocells | 24 | 24 |
| I/O Pins | 24 | 24 |
| Dedicated Inputs | 12 | 10 |
| Total Inputs | 36 | — |
| Product Terms | 240 | — |
| Propagation Delay (tPD) | 35 ns | — |
| Maximum Counter Frequency | 37 MHz | — |
| Internal Performance Frequency | 100 MHz | — |
| Technology | CMOS, UV-erasable/OTP | — |
| Điện áp cung cấp | 5 V | 5 V (single supply) |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range] | 0C to +70C (commercial) |
| Hộp | 40-pin PDIP (Plastic DIP) | PDIP-40 (Plastic DIP, 40-pin) |
| Kiểu lắp đặt | Through-Hole | Through-Hole (DIP) |
| Architecture | PAL-type sum-of-products, AND/OR array | — |
| Programming Method | UV-erase (ceramic) / OTP (plastic), A+PLUS / MAX+PLUS tools | UV-erasable / OTP |
| Compliance / RoHS | [DATA_NEEDED: RoHS status - legacy part] | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | — | 900 gates |
| Logic Blocks | — | 6 (4 macrocells each) |
| Speed Grade | — | -0 (slowest) |
| Process Technology | — | CMOS |
| Logic Compatibility | — | 100% TTL emulation |