EPC21LC20 vs EPC2CC20N So sánh

So sánh chi tiết song song của EPC21LC20 bằng Intel và EPC2CC20N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPC21LC20 EPC2CC20N
Thương hiệu Intel Altera
Danh mục Memory ICs FPGA & CPLD
Trạng thái vòng đời Hoạt động NRND
Kiểu bộ nhớ Serial Configuration PROM (Flash-based, in-system programmable) —
Density 2 Mb (2,097,152 bits) [DATA_NEEDED: bitstream density in bits]
Configuration Mode Supported Serial (PS) for Altera SRAM-based LUT FPGAs —
Maximum DCLK Frequency 10 MHz —
Access Time approximately 35 ns [DATA_NEEDED: confirm exact datasheet figure] —
Programming Interface IEEE 1149.1 (JTAG) JTAG (IEEE 1149.1) via ByteBlasterMV / USB-Blaster
Program/Erase Endurance 100 cycles minimum [DATA_NEEDED: confirm from datasheet] —
Operating Voltage (VCC) 3.0 V to 3.6 V (3.3 V typical) —
Standby Current [DATA_NEEDED: ICCSB value] —
Active Read Current [DATA_NEEDED: ICC active current] —
Operating Temperature (commercial) 0 °C to +70 °C (LC suffix) —
Operating Temperature (industrial) [DATA_NEEDED: -40 to +85 °C for LI variant] —
Hộp / Vỏ 20-pin PLCC (J-lead, JEDEC MS-018) —
Kiểu lắp đặt Surface Mount (PLCC socket or solder) Surface Mount (PLCC-20 socket compatible)
Cấp MSL [DATA_NEEDED: confirm moisture sensitivity level] [DATA_NEEDED: MSL rating]
Trạng thái RoHS [DATA_NEEDED: confirm from Altera product page] [DATA_NEEDED: RoHS compliance status]
Lead-Free (Pb-free) [DATA_NEEDED: confirm] —
Compatible FPGA Families ACEX, APEX, Cyclone, FLEX, Mercury, Stratix (SRAM-based LUT) —
JTAG Boundary-Scan Compliant Yes (IEEE Std 1149.1) —
Data Width 1 bit (serial DATA output) —
Chức năng — Configuration device for SRAM-based LUT FPGAs
Hộp — PLCC-20
Configuration Interface — 16-bit parallel (FPP) / Passive Serial (PS)
Supply Voltage (VCC) — 3.3 V
In-System Programmable — Yes
Error Detection — 16-bit CRC on configuration frames
Configuration Modes Supported — FPP and PS (depends on host FPGA)
Cascadable — Yes (multiple EPC2 devices for larger bitstreams)
Open-Drain Status Pin — Yes (CONF_DONE / nSTATUS compatible)
Nhiệt độ hoạt động — [DATA_NEEDED: industrial/commercial temp range]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá