EPF6016QC208-3N vs EPF6016QC208 So sánh

So sánh chi tiết song song của EPF6016QC208-3N bằng Altera và EPF6016QC208 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPF6016QC208-3N EPF6016QC208
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family FLEX 6000 FLEX 6000
Logic Elements / Cells 1,320 cells —
Usable Gates 16,000 gates —
Logic Array Blocks (LABs) 132 132 LABs (10 LEs per LAB)
Maximum User I/O 171 171 I/O pins
Maximum Operating Frequency 125 MHz (internal, per family spec) —
Internal Toggle Rate Up to 172 MHz —
Process Technology 0.42 µm CMOS, SRAM-based 0.42 um CMOS (SRAM-based)
Core Supply Voltage (VCCINT) 5.0 V —
I/O Supply Voltage (VCCIO) 3.3 V or 5.0 V —
Hộp 208-pin PQFP (Power Quad Flat Pack) PQFP-208 (Plastic Quad Flat Pack)
Kiểu lắp đặt Surface Mount Surface Mount
Configuration Method Serial configuration EPROM or JTAG (ByteBlaster) —
Nhiệt độ hoạt động 0 °C to +85 °C (commercial) 0C to 70C (commercial)
Trạng thái RoHS unknown Non-compliant (legacy 5V PQFP, contains lead)
Lifecycle Obsolete (Altera FLEX 6000 family EOL) —
Equivalent Gates — 16,000 gates
Logic Cells / Logic Elements (LEs) — 1,320 LEs
Maximum Internal Frequency — 125 MHz
Supply Voltage (VCCINT) — 5.0 V
I/O Standard Support — 5.0 V CMOS (3.3 V VCCIO supported)
Configuration Memory — SRAM (volatile, requires external config EPROM)
Số chân — 208 pins
JTAG Support — IEEE Std 1149.1 boundary scan
Configuration Device Compatibility — EPC1, EPC2 (legacy Altera config PROMs)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá